一键复制
在日常的学习、工作、生活中，肯定对各类范文都很熟悉吧。范文书写有哪些要求呢？我们怎样才能写好一篇范文呢？这里我整理了一些优秀的范文，希望对大家有所帮助，下面我们就来了解一下吧。
广播电台整点报时音效 广播电台整点报时音效滴滴篇一
效果图：
程序如下：
//51单片机c语言电子钟（已加入调时、闹铃、整点报时功能）
//whjwnavy 2011/10/14
#include
p2=0xbf;
p0=dispcode[shi%10];//时个位 delay(1);p2=0x7f;p0=dispcode[shi/10];//时十位 delay(1);}
if(p1_6==0)//设定时 { delay(30);if(p1_6==0){ shi++;if(shi==24){ shi=0;} } delay(250);} if(p1_7==0)//设定分 { delay(30);
if(p1_7==0){ fen++;if(fen==60){ fen=0;} } delay(250);}
if((hour==shi)&(minite==fen)&(seconde==0))//闹铃时间到，报警十次。{ for(bjcs=0;bjcs<10;bjcs++){ p1_5=0;delay(500);p1_5=1;delay(500);} } }
/*主函数*/ void main(void){ p1=0xff;tmod = 0x11;//time0为定时器，方式1 th0=0x3c;//预置计数初值,50ms tl0=0xb0;ea=1;//总中断开
et0=1;//允许定时器0中断 tr0=1;//开启定时器0 while(1){ keyscan();//按键扫描 dingshi();//定时闹钟 zhengdian();//整点报时 display();//显示时间 } }
void timer0(void)interrupt 1 //定时器0方式1，中断一次 { th0=0x3c;//手动加载计数脉冲次数
50ms
tl0=0xb0;tmod=0x11;mstcnt++;//用于计算时间，每隔50ms加1 if(mstcnt==20)//mstcnt满20即为一秒 { seconde++;//秒+1 time_pro();//时间处理
mstcnt=0;//对计数单元的清零，重新开始计数 } }
广播电台整点报时音效 广播电台整点报时音效滴滴篇二
周一至周五整点报时
06：00一日之计在于晨，一天中的美好时光从早上开始。
07：00早上七点，新的一天找到新的动力。
07：00匆忙的早晨一袋牛奶、一只鸡蛋加上几片面包它就能为您提供一上午的能量。现在是早上7点。08：00在工作和学习开始之前，喝杯水，它能促进代谢，帮助醒脑。现在是早上8点。
09：00繁忙而紧张的工作需要理清头绪，今天你做到了吗？现在是北京时间9点整
10：00工作中带着微笑，让微笑感染周围的人。现在是北京时间上午10点整。
11：00忙了一上午，抽个空，远眺下远方的绿色让眼睛得到适当的休息，现在是上午十一点。12：00又是一个交通小高峰，回家路上注意安全！现在是北京时间中午12点整。
13：00午休小憩一会儿，下午的工作将事半功倍。现在是北京时间下午1点整。
14：00喝杯浓茶，振作精神，下午两点，有音乐的陪伴让工作更顺畅。
15：00事都有着多面性，换个方向，或许你能发现更多答案。现在是下午三点。
16：00在忙碌中找寻休憩，在平淡中找寻快乐。多一些快乐，少一丝束缚。现在是下午四点 17：00关爱他人，从小事开始。现在是北京时间下午5点整。
18：00下班高峰期，注意行车安全。现在是北京时间旁晚6点。
19：00关注时事动态，了解新闻大事，新闻联播更精彩。
20：00在城市的夜空下，欣赏喧嚣的夜晚，现在是晚上八点。
21：00让时间承载记忆，让岁月留下印记。现在是北京时间晚上9点整。
22：00喝一杯牛奶，融化一天的疲倦。现在是北京时间晚上10点整。
23：00寂静的深夜，依旧有好声音陪伴。现在是北京时间晚上11点整。
24：00静谧的午夜，道一声：“晚安"。现在是晚上12点。
工作张弛有度，生活追求品质，
广播电台整点报时音效 广播电台整点报时音效滴滴篇三
library ieee;use ;use ;use ;
--uncomment the following lines to use the declarations that are--provided for instantiating xilinx primitive components.--library unisim;--use ;
entity timkeeper is
port(up,setpin,upclk,settime,run : in std_logic;
a0,a1,b0,b1,c0,c1 : out std_logic_vector(3 downto 0);
result: out std_logic);end timkeeper;
architecture behavioral of timkeeper is
component h_m_s_time port（clk0,clk1,ce : in std_logic;
sec0,sec1 : buffer std_logic_vector(3 downto 0);
lock : in std_logic_vector(2 downto 0);
up : in std_logic;min0,min1 : buffer std_logic_vector(3 downto 0);hour0,hour1 : buffer std_logic_vector(3 downto 0);ov : out std_logic);end component;component date port（clk0,clk1,ce : in std_logic;
lock : in std_logic_vector(2 downto 0);
up : in std_logic;
mon0,mon1,year0,year1 : in std_logic_vector(3 downto 0);
date0,date1 : buffer std_logic_vector(3 downto 0);
ov : out std_logic);
end component;component month_year port（clk0,clk1,ce : in std_logic;
lock : in std_logic_vector(2 downto 0);
up : in std_logic;
mon0,mon1 : buffer std_logic_vector(3 downto 0);
year0,year1 : buffer std_logic_vector(3 downto 0));end component;component led_disp port（lock : in std_logic_vector(2 downto 0);
sec0,sec1,min0,min1,hour0,hour1 : in std_logic_vector(3 downto 0);
date0,date1,mon0,mon1,year0,year1 : in std_logic_vector(3 downto 0);
a0,a1,b0,b1,c0,c1 : out std_logic_vector(3 downto 0));end component;component alarm port（hour1,hour0,min1,min0,sec1,sec0 : in std_logic_vector(3 downto 0);
settime,run : in std_logic;
result : out std_logic);end component;
signal tlock:std_logic_vector(2 downto 0);signal tsecond_wave:std_logic;signal tsec0,tsec1,tmin0,tmin1,thour0,thour1:std_logic_vector(3 downto 0);signal tdate0,tdate1,tmon0,tmon1,tyear0,tyear1:std_logic_vector(3 downto 0);signal tovday,tovmonth:std_logic;signal vcc:std_logic;begin vcc<='1';process(setpin)begin
if rising_edge(setpin)then
tlock<=tlock+'1';
end if;
end process;
u2:h_m_s_time port map(tsecond_wave,upclk,vcc,tsec0,tsec1,tlock,up，tmin0,tmin1,thour0,thour1,tovday);u3:date port map(tovday,upclk,vcc,tlock,up,tmon0,tmon1,tyear0,tyear1，tdate0,tdate1,tovmonth);u4:month_year port map(tovmonth,upclk,vcc,tlock,up,tmon0,tmon1,tyear0,tyear1);u5:led_disp port map(tlock,tsec0,tsec1,tmin0,tmin1,thour0,thour1,tdate0，tdate1,tmon0,tmon1,tyear0,tyear1,a0,a1,b0,b1,c0,c1);u6:alarm port map(tsec0,tsec1,tmin0,tmin1,thour0,thour1,settime,run ,result);end behavioral;
library ieee;use ;use ;use ;
--uncomment the following lines to use the declarations that are--provided for instantiating xilinx primitive components.--library unisim;--use ;use ;entity alarm is
port(hour1,hour0,min1,min0,sec1,sec0 : in std_logic_vector(3 downto 0);
settime,run : in std_logic;
result : out std_logic);end alarm;
architecture behavioral of alarm is signal dhour1,dhour0,dmin1,dmin0,dsec1,dsec0:std_logic_vector(3 downto 0);begin p0:process(settime)
begin
if settime='1'then
dhour1<=hour1;
dhour0<=hour0;
dmin1<=min1;
dmin0<=min0;
dsec1<=sec1;
dsec0<=sec0;
end if;
end process p0;p1:process(run)
begin if run='1'then
if hour1=dhour1 and hour0=dhour0 and min1=dmin1 and min0=dmin0 and sec1=dsec1 and sec0 =dsec0 then
result<='1';
else result<='0';
end if;else result<='0';end if;
end process p1;end behavioral;library ieee;use ;use ;use ;
--uncomment the following lines to use the declarations that are--provided for instantiating xilinx primitive components.--library unisim;--use ;use ;entity date is
port(clk0,clk1,ce : in std_logic;
lock : in std_logic_vector(2 downto 0);
up : in std_logic;
mon0,mon1,year0,year1 : in std_logic_vector(3 downto 0);
date0,date1 : buffer std_logic_vector(3 downto 0);
ov : out std_logic);end date;
architecture behavioral of date is signal tempy0:std_logic_vector(1 downto 0);signal tempy1,clk:std_logic;signal td0,td1:std_logic_vector(3 downto 0);begin tempy0<=year0(1 downto 0);tempy1<=year1(0);td0<=date0;td1<=date1;u1:process(lock,clk0,clk1)
begin
if(lock=“000” or lock=“001”)then clk<=clk0;
else clk<=clk1;
end if;
end process u1;
u2:process(clk,ce)
begin
if rising_edge(clk)then
if(ce='1')then
if(lock=“000”)or(lock=“001”)or(lock=“100” and up='1')then
if(mon0=“0010” and mon1=“0000”)then
feb_add_day(td0,td1,tempy0,tempy1,date0,date1);
elsif((mon0=“0001” and mon1=“0000”)or(mon0=“0011” and or(mon0=“0101” and mon1=“0000”)or(mon0=“0111” and mon1=“0000”)
mon1=“0000”)
or(mon0=“1000” and mon1=“0000”)or(mon0=“0000”and mon1=“0001”)or(mon0=“0010” and mon1=“0001”))then
oddmonth_add_day(td0,td1,date0,date1);
else evenmonth_add_day(td0,td1,date0,date1);
end if;
end if;
if(lock=“100” and up='0')then
if(mon0=“0010” and mon1=“0000”)then
feb_sub_day(td0,td1,tempy0,tempy1,date0,date1);
elsif((mon0=“0001” and mon1=“0000”)or(mon0=“0011” and mon1=“0000”)or(mon0=“0101” and mon1=“0000”)or
(mon0=“0111” and mon1=“0000”)or(mon0=“1000” and mon1=“0000”)or(mon0=“0000” and mon1=“0001”)or(mon0=“0010”
and mon1=“0001”))then
oddmonth_sub_day(td0,td1,date0,date1);
else evenmonth_sub_day(td0,td1,date0,date1);
end if;
end if;
end if;
end if;
end process u2;
u3:process(ce)
begin
if rising_edge(clk)then
if(lock/=“000” and lock/=“001”)then
ov<='0';
elsif(ce='1')then
if(mon0=“0010” and mon1=“0000”)then
if((tempy1='0' and tempy0=“00”)or(tempy1='1' and tempy0=“10”))then
if(date0=“1001” and date1=“0010”)then
ov<='1';
else ov<='0';
end if;
elsif(date0=“1000” and date1=“0010”)then ov<='1';else ov<='0';end if;
elsif((mon0=“0001” and mon1=“0000”)or(mon0=“0011” and mon1=“0000”)or(mon0=“0010” and mon1=“0000”)
or(mon0=“0111” and mon1=“0000”)or(mon0=“1000” or(mon0=“0000” and mon1=“0001”)
or(mon0=“0010” and mon1=“0001”))then
if(date0=“0001” and date1=“0011”)then
ov<='1';
else ov<='0';
end if;
elsif(date0=“0000” and date1=“0011”)then
ov<='1';
else ov<='0';
end if;
end if;
end if;
end process u3;end behavioral;library ieee;use ;
and
mon1=“0000”)use ;use ;
--uncomment the following lines to use the declarations that are--provided for instantiating xilinx primitive components.--library unisim;--use ;use ;entity h_m_s_time is
port(clk0,clk1,ce : in std_logic;
sec0,sec1 : buffer std_logic_vector(3 downto 0);
lock : in std_logic_vector(2 downto 0);
up : in std_logic;
min0,min1 : buffer std_logic_vector(3 downto 0);
hour0,hour1 : buffer std_logic_vector(3 downto 0);
ov : out std_logic);end h_m_s_time;
architecture behavioral of h_m_s_time is signal ts0,ts1,tm0,tm1,th0,th1:std_logic_vector(3 downto 0);signal clk:std_logic;begin
ts0<=sec0;ts1<=sec1;tm0<=min0;tm1<=min1;th0<=hour0;th1<=hour1;u1: process(lock,clk0,clk1)
begin
if(lock=“000” or lock=“001”)then
clk<=clk0;
else clk<=clk1;
end if;
end process u1;
u2: process(clk,lock)
begin
if rising_edge(clk)then
if(ce='1')then
if(lock=“000”)or(lock=“001”)or(lock=“111” and up='1')then
addsec_addmin(ts0,ts1,sec0,sec1);
end if;
if(lock=“111” and up='0')then
subsec_submin(ts0,ts1,sec0,sec1);
end if;
if(lock=“000” or lock=“001”)then
if(sec0=“1001” and sec1=“0101”)then
addsec_addmin(tm0,tm1,min0,min1);
end if;
if(sec0=“1001” and sec1=“0101” and min0=“1001” and min1=“0101”)then
addhour(th0,th1,hour0,hour1);
end if;
if(sec0=“1001” and sec1=“0101” and min0=“1001” and min1=“0101”
and hour0=“0011” and hour1=“0010”)then
ov<='1';
else ov<='0';
end if;
end if;
if(lock=“110” and up='1')then
addsec_addmin(tm0,tm1,min0,min1);
end if;
if(lock=“101” and up='0')then
subsec_submin(tm0,tm1,min0,min1);
end if;
if(lock=“101” and up='1')then
addhour(th0,th1,hour0,hour1);
end if;
if(lock=“101” and up='0')then
subhour(th0,th1,hour0,hour1);
end if;
end if;
end if;
end process u2;end behavioral;library ieee;use ;use ;use ;
--uncomment the following lines to use the declarations that are--provided for instantiating xilinx primitive components.--library unisim;--use ;
entity led_disp is
port(lock : in std_logic_vector(2 downto 0);
sec0,sec1,min0,min1,hour0,hour1 : in std_logic_vector(3 downto 0);
date0,date1,mon0,mon1,year0,year1 : in std_logic_vector(3 downto 0);
a0,a1,b0,b1,c0,c1 : out std_logic_vector(3 downto 0));end led_disp;
architecture behavioral of led_disp is begin process(lock,sec0,sec1,min0,min1,hour0,hour1,date0,date1,mon0,mon1,year0,year1)
begin
if(lock=“000”)then
a0<=sec0;a1<=sec1;b0<=min0;b1<=min1;c0<=hour0;c1<=hour1;
end if;
if(lock=“000”)then
a0<=sec0;a1<=sec1;b0<=min0;b1<=min1;c0<=hour0;c1<=hour1;
end if;
if(lock=“001”)then
a0<=date0;a1<=date1;b0<=mon0;b1<=mon1;c0<=year0;c1<=year1;
end if;
if(lock=“101”)then
a0<=“0000”;a1<=“0000”;b0<=“0000”;b1<=“0000”;c0<=hour0;c1<=hour1;
end if;
if(lock=“110”)then
a0<=“0000”;a1<=“0000”;b0<=min0;b1<=min1;c0<=“0000”;c1<=“0000”;
end if;
if(lock=“111”)then
a0<=sec0;a1<=sec1;b0<=“0000”;b1<=“0000”;c0<=“0000”;c1<=“0000”;
end if;
if(lock=“010”)then a0<=“0000”;a1<=“0000”;b0<=“0000”;b1<=“0000”;c0<=year0;c1<=year1;end if;if(lock=“011”)then
a0<=“0000”;a1<=“0000”;b0<=mon0;b1<=mon1;c0<=“0000”;c1<=“0000”;
end if;
if(lock=“100”)then
a0<=date0;a1<=date1;b0<=“0000”;b1<=“0000”;c0<=“0000”;c1<=“0000”;
end if;
end process;end behavioral;library ieee;use ;use ;use ;
--uncomment the following lines to use the declarations that are--provided for instantiating xilinx primitive components.--library unisim;--use ;use ;entity month_year is
port(clk0,clk1,ce : in std_logic;
lock : in std_logic_vector(2 downto 0);
up : in std_logic;
mon0,mon1 : buffer std_logic_vector(3 downto 0);
year0,year1 : buffer std_logic_vector(3 downto 0));end month_year;
architecture behavioral of month_year is signal ty0,ty1,tm0,tm1:std_logic_vector(3 downto 0);signal clk:std_logic;begin
ty0<=year0;ty1<=year1;tm0<=mon0;tm1<=mon1;u1: process(lock,clk0,clk1)
begin
if(lock=“000” or lock=“001”)then
clk<=clk0;
else clk<=clk1;
end if;
end process u1;u2:process(clk,ce)begin if rising_edge(clk)then
if(ce='1')then
if(lock=“000”)or(lock=“001”)or(lock=“011” and up='1')then
add_month(tm0,tm1,mon0,mon1);
end if;
if(lock=“011” and up='0')then
sub_month(tm0,tm1,mon0,mon1);
end if;
if(lock=“000” or lock=“001”)then
if(mon0=“0010” and mon1=“0001”)then
add_year(ty0,ty1,year0,year1);
end if;
end if;
if(lock=“010” and up='1')then
add_year(ty0,ty1,year0,year1);
end if;
if(lock=“010” and up='0')then
sub_year(ty0,ty1,year0,year1);
end if;
end if;
end if;
end process u2;
end behavioral;library ieee;use ;use ;
package pac is
procedure add_year(oldyear0,oldyear1:in std_logic_vector;
signal newyear0:out std_logic_vector;
signal newyear1:out std_logic_vector);procedure add_month(oldmonth0,oldmonth1:in std_logic_vector;
signal newmonth0:out std_logic_vector;
signal newmonth1:out std_logic_vector);procedure sub_month(oldmonth0,oldmonth1:in std_logic_vector;
signal newmonth0:out std_logic_vector;
signal newmonth1:out std_logic_vector);procedure sub_year(oldyear0,oldyear1:in std_logic_vector;
signal newyear0:out std_logic_vector;
signal newyear1:out std_logic_vector);procedure feb_add_day(oldday0,oldday1:in std_logic_vector;
ty0:in std_logic_vector(1 downto 0);
ty1:in std_logic;
signal newday0:out std_logic_vector;
signal newday1:out std_logic_vector);procedure feb_sub_day(oldday0,oldday1:in std_logic_vector;
ty0:in std_logic_vector(1 downto 0);
ty1:in std_logic;
signal newday0:out std_logic_vector;
signal newday1:out std_logic_vector);procedure oddmonth_add_day(oldday0,oldday1:in std_logic_vector;
signal newday0:out std_logic_vector;
signal newday1:out std_logic_vector);procedure oddmonth_sub_day(oldday0,oldday1:in std_logic_vector;
signal newday0:out std_logic_vector;
signal newday1:out std_logic_vector);procedure evenmonth_add_day(oldday0,oldday1:in std_logic_vector;
signal newday0:out std_logic_vector;
signal newday1:out std_logic_vector);procedure evenmonth_sub_day(oldday0,oldday1:in std_logic_vector;
signal newday0:out std_logic_vector;
signal newday1:out std_logic_vector);procedure addsec_addmin(oldtime0,oldtime1:in std_logic_vector;
signal newtime0:out std_logic_vector;
signal newtime1:out std_logic_vector);procedure subsec_submin(oldtime0,oldtime1:in std_logic_vector;
signal newtime0:out std_logic_vector;
signal newtime1:out std_logic_vector);procedure addhour(oldhour0,oldhour1:in std_logic_vector;
signal newhour0:out std_logic_vector;
signal newhour1:out std_logic_vector);procedure subhour(oldhour0,oldhour1:in std_logic_vector;
signal newhour0:out std_logic_vector;
signal newhour1:out std_logic_vector);end pac;package body pac is procedure add_year(oldyear0,oldyear1:in std_logic_vector;
signal newyear0:out std_logic_vector;
signal newyear1:out std_logic_vector)is
begin
if(oldyear0=“1001” and oldyear1/=“1001”)then
newyear0<=“0000”;newyear1<=oldyear1+'1';
else newyear0<=oldyear0+'1';
end if;if oldyear0=“1001” and oldyear1=“1001” then newyear0<=“0000”;
newyear1<=“0000”;end if;end add_year;
procedure add_month(oldmonth0,oldmonth1:in std_logic_vector;
signal newmonth0:out std_logic_vector;
signal newmonth1:out std_logic_vector)is
begin
if oldmonth0=“0010” and oldmonth1=“0001” then newmonth0<=“0001”;
newmonth1<=“0000”;
elsif oldmonth0=“1001” then newmonth0<=“0000”;
newmonth1<=oldmonth1+'1';else
newmonth0<=oldmonth0+'1';end if;end add_month;procedure sub_month(oldmonth0,oldmonth1:in std_logic_vector;
signal newmonth0:out std_logic_vector;signal newmonth1: out std_logic_vector)is begin
if oldmonth0=“0001”and oldmonth1=“0000”then
newmonth0<=“0010”;newmonth1<=“0001”;
elsif oldmonth0=“0000” and oldmonth1=“0001” then
newmonth0<=“1001”;newmonth1<= oldmonth1-'1';else newmonth0<=oldmonth0-'1';end if;if oldmonth0=“0000” and oldmonth1=“0000”then
newmonth0<=“0010”;newmonth1<=“0001”;
end if;
end sub_month;procedure sub_year(oldyear0,oldyear1:in std_logic_vector;signal newyear0: out std_logic_vector;signal newyear1: out std_logic_vector)is
begin if oldyear0=“0000”then
if oldyear1=“0000”then
newyear1<=“1001”;else newyear1<= oldyear1-'1';end if;newyear0<=“1001”;else newyear0<=oldyear0-'1';end if;end sub_year;procedure feb_add_day(oldday0,oldday1:in std_logic_vector;
ty0:in std_logic_vector(1 downto 0);
ty1:in std_logic;
signal newday0: out std_logic_vector;
signal newday1: out std_logic_vector)is
begin
if oldday0=“1000”and oldday1=“0010”then
if((ty1='0' and ty0=“00”)or(ty1='1' and ty0=“10”))then
newday0<=oldday0 +'1';else newday0<=“0001”;newday1<=“0000”;end if;elsif oldday0=“1001” and oldday1=“0010”then
newday0<=“0001”;newday1<=“0000”;elsif oldday0=“1001” then
newday0<=“0000”;newday1<=oldday1+'1';else newday0<=oldday0+'1';end if;end feb_add_day;
procedure feb_sub_day(oldday0,oldday1:in std_logic_vector;
ty0:in std_logic_vector(1 downto 0);
ty1:in std_logic;
signal newday0: out std_logic_vector;
signal newday1: out std_logic_vector)is
begin
if(oldday0=“0000” or oldday0=“0001”)and oldday1=“0000”then
if((ty1='0' and ty0=“00”)or(ty1='1' and ty0=“10”))then
newday0<=“1001”;newday1<=“0010”;
else newday0<=“1000”;newday1<=“0010”;
end if;
elsif oldday0=“0000” and oldday1/=“0000”then
newday0<=“1001”;newday1<=oldday1-'1';else newday0<=oldday0-'1';end if;end feb_sub_day;procedure oddmonth_add_day(oldday0,oldday1:in std_logic_vector;
signal newday0: out std_logic_vector;
signal newday1: out std_logic_vector)is
begin
if(oldday0=“0001” and oldday1=“0011”)then
newday0<=“0001”;newday1<=“0000”;
elsif oldday0=“1001”then
newday0<=“0000”;newday1<=oldday1+'1';
else newday0<= oldday0+'1';
end if;
end oddmonth_add_day;procedure oddmonth_sub_day(oldday0,oldday1:in std_logic_vector;
signal newday0: out std_logic_vector;
signal newday1: out std_logic_vector)is
begin
if(oldday0=“0001” or oldday0=“0000”)and oldday1=“0000” then
newday0<=“0001”;newday1<=“0011”;
elsif oldday0=“0000” and oldday1/=“0000” then
newday0<=“1001”;newday1<=oldday1-'1';
else newday0<= oldday0-'1';
end if;
end oddmonth_sub_day;procedure evenmonth_add_day(oldday0,oldday1:in std_logic_vector;
signal newday0: out std_logic_vector;
signal newday1: out std_logic_vector)is
begin
if oldday0=“0000” and oldday1=“0011” then newday0<=“0001”;
newday1<=“0000”;
elsif oldday0=“1001”then
newday0<=“0000”;
newday1<=oldday1+'1';
else newday0<=oldday0+'1';
end if;
end evenmonth_add_day;procedure evenmonth_sub_day(oldday0,oldday1:in std_logic_vector;
signal newday0:out std_logic_vector;
signal newday1:out std_logic_vector)is begin
if(oldday0=“0000” or oldday0=“0001”)and oldday1=“0000”then
newday0<=“0000”;
newday1<=“0011”;elsif oldday0=“0000” and oldday1/=“0000”
then newday0<=“1001”;
newday1<=oldday1-'1';else
newday0<=oldday0-'1';
end if;end
evenmonth_sub_day;
procedure addsec_addmin(oldtime0,oldtime1:in std_logic_vector;
signal newtime0:out std_logic_vector;
signal newtime1:out std_logic_vector)is
begin
if
(oldtime0=“1001”)then
newtime0<=“0000”;
if(oldtime1=“0101”)then
newtime1<=“0000”;
else newtime1<=oldtime1+'1';
end if;
else newtime0<=oldtime0+'1';
end if;
end addsec_addmin;procedure subsec_submin(oldtime0,oldtime1:in std_logic_vector;
signal newtime0:out std_logic_vector;
signal newtime1:out std_logic_vector)is begin
if(oldtime0=“0000”)then
newtime0<=“1001”;
if(oldtime1=“0000”)then
newtime1<=“0101”;
else newtime1<=oldtime1-'1';
end if;
else newtime0<=oldtime0-'1';
end if;
end
subsec_submin;procedure addhour(oldhour0,oldhour1:in std_logic_vector;
signal newhour0:out std_logic_vector;
signal newhour1:out std_logic_vector)is begin
if(oldhour0=“1001”)then
newhour0<=“0000”;
newhour1<=oldhour1+'1';
else newhour0<=oldhour0+'1';
end if;
if oldhour0=“0011” and oldhour1=“0010”then
newhour0<=“0000”;newhour1<=“0000”;
end if;
end
addhour;procedure subhour(oldhour0,oldhour1:in std_logic_vector;
signal newhour0:out std_logic_vector;
signal newhour1:out std_logic_vector)is begin if oldhour0=“0000” then
newhour1<=oldhour1-'1';newhour0<=“1001”;
else newhour0<=oldhour0-'1';
end if;
if oldhour0=“0000” and oldhour1=“0000”then
newhour0<=“0011”;newhour1<=“0010”;
end if;
end
subhour;end pac;library ieee;use ;use ;use ;
--uncomment the following lines to use the declarations that are--provided for instantiating xilinx primitive components.--library unisim;--use ;
entity second_wave is
port(f1000 : in std_logic;
second_wave1 : buffer std_logic);end second_wave;
architecture behavioral of second_wave is signal cnt:std_logic_vector(8 downto 0);begin
process(f1000,cnt)
begin
if rising_edge(f1000)then
if(cnt=“111110011”)then
cnt<=“000000000”;second_wave1<=not second_wave1;
else cnt<=cnt+'1';
end if;
end if;
end process;end behavioral;library ieee;use ;use ;use ;
--uncomment the following lines to use the declarations that are--provided for instantiating xilinx primitive components.--library unisim;--use ;
entity settime is
port(hour1,hour0,min1,min0,sec1,sec0 : in std_logic_vector(3 downto 0);
mytime,run : in std_logic;
result : out std_logic);end settime;
architecture behavioral of settime is signal dhour1,dhour0,dmin1,dmin0,dsec1,dsec0:std_logic_vector(3 downto 0);begin p0:process(mytime)
begin
if mytime='1'then
dhour1<=hour1;
dhour0<=hour0;
dmin1<=min1;
dmin0<=min0;
dsec1<=sec1;
dsec0<=sec0;
end if;
end process p0;p1:process(run)
begin if run='1'then
if hour1=dhour1 and hour0=dhour0 and min1=dmin1 and min0=dmin0 and sec1=dsec1 and sec0 =dsec0 then
result<='1';
else result<='0';
end if;else result<='0';end if;
end process p1;end behavioral;
广播电台整点报时音效 广播电台整点报时音效滴滴篇四
20:00（整点财富快报）
欢迎您收听中波864调频97.1安徽经济广播《格力空调整点财富快报》
首先让我们来关注一下全省的天气情况：
1.我国持美“两房”债券未现损失
国家外汇管理局有关负责人近日表示，截至目前，我外汇储备持有的美“两房”债券还本付息正常，也没有出现过投资损失。
这位负责人说，美国财政部即将发布关于“两房”机构改革的白皮书，社会各界较为关注，担心我外汇储备投资受损。有媒体报道中国投资“两房”债券亏损可能高达4500亿美元。这一报道毫无事实根据。按照市场广泛使用的相关指数计算，2008年至2010年三年间，“两房”债券年均投资收益率在6％左右。我外汇储备从未投资“两房”股票，“两房”股价下跌和股票摘牌未造成投资的损失。
2.美国前总统克林顿表示:中国不该是导致美国金融危机的替罪羊
美国前总统克林顿9日在纽约会见170多位中国民营企业家组成的商界领袖访问团时表示，美国经济迟迟未走出危机，主要在于缺乏新的行业成长基础，而中国不该是导致美国金融危机的替罪羊，中国经济发展对世界经济利大于弊。
克林顿表示，美国银行界出于对未来的信心不足，加上监管限制，当前不敢放手向企业发放贷款，不利于拉动经济。他说，美国经济结构中有95%为中小企业，他们才是美国经济能否复苏的关键。克林顿表示，相信中国之所以能够率先走出金融危机，中小企业也发挥了重要作用。
3.人民币对美元汇率中间价回落百余基点
来自中国外汇交易中心的最新数据显示，2月11日人民币对美元汇率中间价报6．5952，较前一交易日回落百余基点。
本周美国公布的 初次申请失业救济人数创下2008年7月来的最低水平，加上美国国债收益率近期表现强劲，国际汇市 美元受到提振出现大幅反弹，人民币对美元汇率中间价 则暂别连续升势，出现较大幅度回落。
4.《2010年中国城市房价排行榜》近日揭晓
《2010年中国城市房价排行榜》近日揭晓，杭州房价跃居榜首，新房均价达25840/平方米，创历史最高，北京以22310元/平方米紧随其后，上海新房均价下降至19168元/平方米，位列第三。
此次房价排行是“宜居城市研究室”第五次发布中国城市房价排行情况，统计样本城市总量为110个。位列三甲的城市分别为杭州、北京、上海，温州以18854元/平方米排在第四。三亚、深圳、宁波、广州、南京、以及舟山排在五至十位。
从统计数据来看，2010年上半年，房价继续保持了快速的增长势头，排名前20个城市均价均超过8500元/平方米。其中，浙江城市占据六席，广东和江苏城市各占三席。
以上《格力空调整点财富快报》由安徽经济广播综合报道。由李翔编辑 子逸播报。感谢您的收听。
欢迎您收听中波864调频97.1安徽经济广播《格力空调整点财富快报》
首先让我们来关注一下全省的天气情况：
1.中石油拟54亿购加拿大天然气资产
日前，中石油天然气股份公司宣布，旗下子公司中石油国际投资有限公司拟斥资54亿加元，收购加拿大能源公司位于加拿大的峻岭油区50%资产权益。
加拿大能源公司总裁兼首席执行官兰迪·艾瑞斯曼透露，双方经过9个多月协商达成合作协议，中国石油的加盟将加速项目开发。该交易能否完成还需要进行尽职调查、签署合资合作协议，并通过公司董事会批准以及中国和加拿大政府有关部门的批准。
今年，中石油海外并购力度不减。日前已宣布将出资10.15亿美元，与英力士欧洲控股有限公司及英力士国际投资有限公司分别设立合资企业，开发苏格兰 格兰杰莫斯炼油厂和法国拉瓦莱炼油厂。
2.节后旅游价格大跳水 最高降幅达百分之五十九
据了解，不少市民在安排春节旅游出行计划时就已瞅准了“节后抄底游”，因此今年节后的旅游预订高峰较往年提前了一周左右。部分热门的线路2月15日前出发的团，在年前已经被抢购一空。节后抄底的出境热门方向主要是港澳、东南亚、日本、韩国等；国内游抄底热门方向主要是三亚、桂林、云南、厦门等。
据介绍，节后旅游线路价格大幅下调的主要原因是机票和酒店价格的下调。春节期间越热门的旅游线路价格下调幅度也就越大。
3.诺基亚不再辉煌 复兴计划再战iphone
面对iphone、android等强劲对手的步步紧逼，诺基亚已经没有了顶峰时的辉煌，沉寂了多时的手机“王者”诺基亚欲展开“复兴之旅”。诺基亚日前在伦敦举行战略发布会, 新ceo史蒂芬·埃洛普公布了诺基亚最新复兴计划与微软结盟.这其中的渊源在于，埃洛普曾是微软的高管，对微软的产品更加了解、熟悉。此外，和摩托罗拉选择坚守android不同，诺基亚更希望选择一家软件公司。不过，微软的windows phone 7自从正式上市以来，在上一个季度的总销量仅达到了200万部，相比android和iphone的疯狂发展，显然步履缓慢。
无论诺基亚的复兴计划如何进行，毋庸置疑的是，埃洛普都将放下诺基亚昔日的光荣，在微软和谷歌阵营中，去寻找重生的契机。
以上《格力空调整点财富快报》由安徽经济广播综合报道。由李翔编辑 子逸播报。感谢您的收听。
欢迎您收听中波864调频97.1安徽经济广播
1.合肥商品房“混搭”公租房 租金将分档收取
和商品房一样，合肥的公租房租金也将有“档次”之分。记者昨日从合肥市房产局获悉，该局正在开展全市公租房摸底调查，同时将会同物价部门制定公租房租金指导价，对不同类型的房源实行分类指导。
据了解，从目前来看，合肥市的公租房管理办法中尚未详细规定租金标准，只规定“低于同区域同类住房市场租金”，具体的价格则由建设单位自行决定。从合肥市已投入使用的公租房项目如合肥新站区“蓝领公寓”来看，这些房子以一室一厅一厨一卫的小户型为主，每户可住4~6人，平摊下来每人每月租金为几十元。合肥市制定租金指导价，对不同地段、不同类型的公租房出台“一对一”的指导价，将有利于公租房管理更透明和规范。
2.春节期间银联卡境外交易额同比增超四成中国银联昨日发布数据显示，2011年春节期间，银联卡境外交易金额63.7亿元，同比增长44％。同期，银联卡境内跨行交易金额达747亿元，同比增长31％，境外交易金额同比增长44％。不仅百货餐饮、休闲旅游等民生消费交易增长明显，农民工银行卡特色服务 和农资机具刷卡交易金额 也大幅增长，体现出银联卡在便利民生、服务“三农”等方面正发挥着越来越重要的作用。
境外热门旅游目的地银联卡交易金额居高。根据国家旅游局《2011年春节黄金周假日旅游信息通报》，赴台游是春节期间最受中国游客欢迎的出境游产品，同时赴泰国等热门地区的旅游也很火爆。银联卡境外交易数据显示，包括上述两地在内的澳门、香港、新加坡、泰国、台湾、瑞士等 境外热门旅游目的地，春节期间的银联卡交易量明显高于其他地区，仅台湾地区 银联卡交易金额就超过1亿元。
3.江淮轿车产销开门红
近日，安徽江淮汽车股份有限公司乘用车 轿车 基地的员工正在精心组装调试出口巴西的同悦轿车。今年年初，江汽一次性获巴西经销商第一季度7000台轿车的大单，截至目前，已生产2700台轿车发运巴西。据悉，1月份，江淮汽车出口销售各类汽车5018台，同比增长319.6%。
4.合肥市首套房利率还要涨
对于贷款买房一族而言，增加负担的不仅仅是加息。如果有市民春节后准备贷款买房，银行将直接上浮贷款利率，首套房不仅无法申请到八五折利率优惠，利率甚至有可能上浮至
1.1倍。
新“国八条”政策中规定二套房首付提高到60%，目前这一政策在合肥已经落地。记者上午从合肥多家银行了解到，各银行已经陆续收到总行关于严格执行二套房首付六成新政的文件或口头通知，虽然部分银行还没有出台执行新政的细则，但对于新申请的二套房贷业务，各家银行均表示将严格执行“首付六成+1.1倍利率”的政策。对于已经递交的二套房贷款申请，各家银行执行认定“新老政策”的时间节点并不相同，以面签、批贷、放款等时间点各为依据，造成部分市民可能需要追加首付款。
以上《格力空调整点财富快报》由安徽经济广播综合报道。由李翔编辑 子逸播报。感谢您的收听。
广播电台整点报时音效 广播电台整点报时音效滴滴篇五
朱军：（深深爱你，美丽中国，黄河长江流淌着母亲的血脉，黑眼睛里闪烁着我们不变的梦想。）此时此刻，九洲欢腾，就让我们一起以一种最红红火火的方式共同迎接癸巳蛇年钟声的敲响。
董卿：我们现场所有的观众朋友的手上都提着一盏红红的灯笼。古人说灯笼闪烁意寓着彩龙兆祥。所以中国人过年啊喜欢张灯结彩，最好是彻夜通明。那接下来呢我们也要借这红火的灯笼，给观众朋友们送上最红火的新春祝福。
李咏：（来，谢谢大家，高高举起手上的灯笼，让电视机前的家人能看到你们。）咱们中国人过春节呀都图个吉利，在这里呢我先点亮一盏吉祥灯。祝每一个家庭吉星高照。
毕福剑：该我了是吧，我虽然很年轻，是吧？不是，我是自己和自己比，一到过年过节，我就有一种感觉，我想提示一下年轻人要尊老爱幼，多给老人一些祝福。我点亮一盏福寿灯，祝天下所有老年人幸福安康。
李思思：（说的好，到我了。）我的祝福呢邀请身边的身后的观众朋友一起来，好不好？（这个亲情爱情友情是永恒的主题），新年了，我们年轻人那都渴望浪漫的爱情，所以我们要点亮一盏合欢灯，我们要祝福天下有情人百年好合。撒贝宁：（新年还有什么最重要啊？梦想和愿望，对不对？你们都有梦想吧？一看你的梦想就是要过英语四六级是吧。）所以呀每一个梦想的实现都不容易，这样，咱们点亮一盏如意灯，祝愿来年所有的梦想都如愿以偿。
朱军：好。你看看咱们这个祝福多好啊。有情有爱，有天伦之乐，有梦想成真。那这样吧接下来简单一点儿，我点亮一盏平安灯。祝福伟大的祖国，祝福天下的百姓平安吉祥。（朋友们，还有两分钟时间，我们就将迎来一个新的春天。我相信在即将过去的龙年里，我们每个人的心里都有许多点点滴滴堆积起来的幸福，快乐，美好。当然也许还会有些许的遗憾和不如意。不要紧，让我们抓紧时间，抓住这美好的除夕之际，整理心情，放飞梦想。让我们一同祈福国泰民安，风调雨顺，事业顺达，家庭和睦，身体健康。让我们一起，让我们一起带着一颗阳光而又灿烂的心去拥抱一个崭新而明媚的春天。）
董卿：（亲爱的观众朋友们，新年的钟声马上就要敲响了。）此时此刻，在我们眼前，仿佛出现了一个大大的梦字。这梦里，有强国，有富民，有期盼，更有实干。在新的一年里就让我们共同在通往建成小康社会的圆梦之路上昂首阔步，勇往直前，去构筑一个更加坚实更加美丽的中国梦。（朋友们，举起手上的灯笼吧，点亮灯笼，也点亮希望。祝福新春中国，幸福启航。）亲爱的朋友们，准备好迎接新年的到来吧。倒计时……
下面括号内是主持人临场发挥，括号外是彩排时的原有内容。
