|
友情提示：本站提供全国400多所高等院校招收硕士、博士研究生入学考试历年考研真题、考博真题、答案，部分学校更新至2012年，2013年；均提供收费下载。 下载流程： 考研真题 点击“考研试卷””下载; 考博真题 点击“考博试卷库” 下载
桂林电子科技大学硕士研究生入学考试复试试卷
考试科目代码：311 考试科目名称：通信电子线路及 EDA 技术（B）
请注意：答案必须写在答题纸上（写在试卷上无效）。
EDA 技术
一、 选择题（每题 2 分，共 10 分）
1．下面属于 Verilog HDL 线网型变量的是（ ）
A、 reg B、 integer C、 time D、wire
2．下列不属于常用电阻封装的是（ ）
A、 0402 B、 0805 C、AXIAL0.4 D、 SIP2
3．常用的“DIP16”封装，第一脚与第二脚之间的间距为( )
A、2mm B、1.5mm C、100mil D、150mil
4．在进行 PCB 设计时，下面那个层定义了印制板的外围大小：
A、keepoutlayer B、multilayer C、topoverlay D、bottomlayer
5．当下载程序到 CPLD 中，是将数据写入到 CPLD 的（）
A、SRAM B、EPROM C、E2
ROM D、FLASH
二、填空题（每题 1 分，共 10 分）
1、Verilog 的基本设计单元是 。它是由两部分组成，一部分描述 ；
另一部分描述 即定义输入是如何影响 的。
2、用 assign 描述的语句我们一般称之为 逻辑，并且它们是属于 语句，即与语
句的书写次序 。而用 always 描述的语句我们一般称之为组合逻辑或 逻辑，并
且它们是属于 语句，即与语句的书写 。
三、EDA 名词解释（10 分）
写出下列缩写的中文含义：
ASIC： RTL：
FPGA： SOPC：
CPLD： LPM：
EDA： IEEE：
IP： ISP：
四、简答题（每小题 5 分，共 10 分）
1. 进程语句的启动条件是怎样？
2. Reg 型和 wire 型信号有什么本质的区别？
共 4 页 第 3 页
免责声明：本文系转载自网络，如有侵犯，请联系我们立即删除，另：本文仅代表作者个人观点，与本网站无关。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，请读者仅作参考，并请自行核实相关内容。
|
文章搜索
您现在的位置： 
